• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    本発明の種々の実施例はフライングハイトの変化を特定するためのシステム及び方法を提供する。例えば、本発明の種々の実施例はサーボデータをそこに有する記憶媒体を含む記憶デバイスを提供する。読取り／書込みヘッドアセンブリは記憶媒体に相対して配置される。サーボ系フライングハイト調整回路は読取り／書込みヘッドアセンブリを介してサーボデータを受信し、受信データに基づいて第１の高調波比を計算し、第１の高調波比を第２の高調波比と比較して読取り／書込みヘッドアセンブリと記憶媒体の間の距離における誤差を決定する。
    公开号:JP2011507137A
    申请号:JP2010538009
    申请日:2008-10-27
    公开日:2011-03-03
    发明作者:アナンべデュ，ヴィシュワナス；グランドヴィグ，ジェフリー，ピー．；ソング，ホングウェイ；マシュー，ジョージ；リー，ユアン，シン
    申请人:エルエスアイ コーポレーション；
    IPC主号:G11B21-21
    专利说明:

    [0001] 本願は米国特許出願第６１／０１３６５８号（non-provisional）、発明の名称「A Resynchronization Approach for Harmonic Estimation Using Half-Rate Preamble」、出願日２００７年１２月１４日、発明者Mathewその他、の優先権を主張するものである。前記の出願の全体が全ての目的のために参照としてここに取り込まれる。]
    [0002] 本発明は記憶媒体にアクセスするシステム及び方法に関し、より詳細には、記憶媒体に対する読取り／書込みヘッドアセンブリの位置を特定するためのシステム及び方法に関する。]
    背景技術

    [0003] 情報を磁気記憶媒体に書き込む工程は、書き込まれる記憶媒体のすぐ近くに磁界を生成することを含む。これは当技術で周知の読取り／書込みヘッドアセンブリを用いてなされ、磁気記憶媒体に対して読取り／書込みヘッドアセンブリを適切に位置決めすることに大きく依存する。読取り／書込みヘッドアセンブリと記憶媒体の間の距離は通常フライングハイト（fly-height）といわれる。フライングハイトの適切な制御は、リードバック信号が最良の可能な信号対ノイズ比を呈してそれにより性能を向上するのを保障することを補助する。通常の実施では、フライングハイトは非動作期間中の高調波測定値に基づいて決定される。そのようなアプローチは、高調波が測定される周期パターンを書き込むために磁気記憶媒体上の空き又は専用領域を用いる。そのアプローチはフライングハイトの合理的な静的推定値を与えるが、標準動作期間中に起こるフライングハイトの何らかの変化の表示を与えるものではない。このように、そのアプローチはディスクの動作中に起こる変化に適用する能力を備えていない。他のアプローチはチャネルビット濃度（ＣＢＤ）推定を用いてフライングハイトを決定する。このアプローチは逆畳込みアプローチによって種々のＡＤＣサンプルからＣＢＤを推定することに依存する。これはチャネルインパルス応答の相関長を切り詰め、ディパルス（ビット）応答によるチャネルインパルス応答を近似することに基づく。逆畳込みはマトリクス反転を必要とし、マトリクスサイズが増加するにつれてマトリクス反転を実施するのが非常に難しくなり、それはチャネル相関の切り詰め長さが緩和されるとそうなる。それはブロック毎に作用するので、このアプローチを用いて連続的な態様でＣＢＤ変動を得るのも難しい。さらに他のアプローチはフライングハイトを推測するために利用可能なＡＧＣ信号を用いる。そのようなアプローチは通常動作期間中にフライングハイトを連続的に監視することができるが、アプローチの精度は信号／回路におけるＰＶＴ誘導による変動に起因して大幅に落ちる。より重要なこととして、前述のアプローチのいずれも通常書込み動作中のフライングハイトの監視及び制御を容易とするものではない。]
    [0004] 従って、少なくとも前述の理由のために、当技術ではフライングハイトを決定するための高度なシステム及び方法へのニーズが存在する。]
    課題を解決するための手段

    [0005] 本発明は、記憶媒体にアクセスするためのシステム及び方法に関し、より具体的には、記憶媒体に対する読取り／書込みヘッドアセンブリの位置を決定するシステム及び方法に関する。]
    [0006] 本発明の種々の実施例は記憶デバイスを提供する。そのような記憶デバイスはサーボデータをそこに有する記憶媒体を含む。読取り／書込みヘッドアセンブリは記憶媒体に対して配置される。サーボ系フライングハイト調整回路は読取り／書込みヘッドアセンブリを介してサーボデータを受信し、受信データに基づいて第１の高調波比を計算し、第１の高調波比を第２の高調波比と比較して読取り／書込みヘッドアセンブリと記憶媒体の間の距離における誤差を特定する。]
    [0007] 前述の実施例のある例示では、サーボデータはプリアンブルパターンを含む。このような例示では、サーボ系フライングハイト調整回路は少なくともプリアンブルパターンに対応する第１のサンプルセット及びプリアンブルパターンに対応する第２のサンプルセットを受信する。第１の高調波比を計算することは、少なくとも第１のサンプルセット及び第２のサンプルセットを平均して平均サンプルセットを生成すること、平均サンプルセットに基づいて少なくとも２つの高調波を計算すること、及びこの２つの高調波の比を計算することを含む。ある場合では、平均サンプルセットに基づいて少なくとも２つの高調波を計算することは、離散フーリエ変換を実行することを含む。１以上の場合において、プリアンブルパターンは４Ｔプリアンブルパターン（即ち、ハーフレートプリアンブル）であり、平均サンプルセットは８個のサンプルを含む。このような場合では、２つの高調波のうちの一方は第１高調波であり、他方は第３高調波である。このような場合では、第１の高調波比を計算することは、第１高調波から第３高調波又は第３高調波から第１高調波のいずれかの比を計算することを含む。]
    [0008] 幾つかの場合では、平均サンプルセットを生成するのに使用されるサンプルは記憶媒体の２以上の異なるセクタから導出される。前述の実施例の幾つかの例示では、サーボ系フライングハイト調整回路は、サンプリングクロックの位相を調整してサンプリングクロックを受信データストリームに同期させるデジタル位相ロックループ回路を含む。そのような場合では、平均サンプルセットを生成するのに使用されるサンプルの幾つかは、サンプリングクロックが入力データストリームに同期される前にサンプリングされたデータから引き出される。これは、データをサンプリングするのに元々使用されているサンプリングクロックと、同期されたサンプリングクロックとの間の位相差を用いてデータを補完することによってなされる。]
    [0009] 本発明の他の実施例は、サーボデータに基づいて距離誤差を特定するための方法を提供する。そのような方法は、既知の位置に対応する第１の高調波比を提供すること、サーボデータを含む記憶媒体を提供すること、読取り／書込みヘッドアセンブリを用いて記憶媒体からサーボデータにアクセスすること、サーボデータに基づいて第２の高調波比を計算すること、及び距離誤差を決定するために第１の高調波比を第２の高調波比と比較することを含む。前述の実施例の幾つかの例示では、第１の高調波比は初期段階中に計算され、既知のフライングハイトに対応する。前述の実施例の幾つかの例示では、方法はさらに、読取り／書込みヘッドアセンブリから記憶媒体への距離を、距離誤差が減少するように調整することを含む。]
    [0010] 前述の実施例の種々の例示において、サーボデータはプリアンブルパターンを含む。読取り／書込みヘッドアセンブリを用いて記憶媒体からサーボデータにアクセスすることは、少なくともプリアンブルパターンに対応する第１のサンプルセット及びプリアンブルパターンに対応する第２のサンプルセットが生成されるアナログ−デジタル変換を実行することを含む。第２の高調波比を計算することは、平均サンプルセットを生成するために少なくとも第１のサンプルセット及び第２のサンプルセットを平均すること、及び２つの高調波における比を計算することを含む。幾つかの場合では、平均されたサンプルセットに基づいて少なくとも２つの高調波を計算することは離散フーリエ変換を実行することを含む。種々の場合において、プリアンブルパターンは４Ｔプリアンブルパターンであり、平均されたサンプルセットは８個のサンプルを含む。少なくとも２つの高調波の１つは第１高調波であり、少なくとも２つの高調波のもう１つは第３高調波である。第２の高調波比を計算することは、第１高調波から第３高調波の比を計算すること又は第３高調波から第１高調波の比を計算することを含む。１以上の場合では、第１のサンプルセットは第１のセクタにおけるプリアンブルパターンから引き出され、第２のサンプルセットは第２のセクタにおけるプリアンブルパターンから引き出される。]
    [0011] 前記実施例の幾つかの例示では、方法はさらに、サンプリングクロックをサーボデータに同期させることを含む。このような場合では、第１のサンプルセットは、サンプリングクロックが同期される前に受信されたサーボデータを補完することによって導かれ得る。このような場合では、第２のサンプルセットはサンプリングクロックを用いてサンプリングされたサーボデータから直接導かれ得る。]
    [0012] 本発明のさらに他の実施例はサーボ系フライングハイト調整回路を提供する。そのような回路はプリアンブルパターンの第１の部分に対応する第１のサンプルセットを保持するメモリを含む。さらに、プリアンブルパターンの第２の部分に対応する第２のサンプルセットが取得される。第１のサンプルセットを第２のサンプルセットにほぼ等しい位相位置に補完するように動作可能な補完回路が含まれる。サンプル平均回路は少なくとも第１のサンプルセット及び第２のサンプルセットを受信し、平均計算を実行し、平均サンプルセットを提供する。離散フーリエ変換回路は平均サンプルセットを受信し、少なくとも１つの高調波を計算し、比較器がその少なくとも１つの高調波を以前に計算された高調波の値と比較して距離誤差を算出する。このような場合では、１つの高調波と以前に計算された高調波との比較は距離誤差を生成するために使用できる。或いは、２つの高調波が１つの高調波比に合成され、以前に特定された高調波比と比較されて距離誤差を特定することもできる。]
    [0013] 前記実施例の幾つかの例示では、少なくとも１つの高調波は第１高調波であり、以前に計算された高調波の値は以前に計算された高調波比である。このような場合では、離散フーリエ変換回路はさらに第２の高調波を計算する。第１の高調波と第２の高調波の新たに計算される高調波比を計算するよう動作可能な高調波比計算機が含まれる。前述の第１の高調波は１つのゼロでない高調波（例えば、第１高調波、第３高調波等）であり、前述の第２の高調波はゼロでない他の高調波（例えば、第１高調波、第３高調波等）である。少なくとも１つの高調波を以前に計算された高調波の値と比較することは、新たに計算された高調波比を以前に計算された高調波比と比較することを含む。１以上の例示において、回路はさらに、サンプリングクロックをサーボデータに同期させるよう動作可能な位相ロックループ回路を含む。このような場合では、プリアンブルパターンに対応する第１のサンプルセットはサンプリングクロックが同期される前に取得され得る。]
    [0014] この概要は発明の幾つかの実施例の一般的な概観を提供するものである。発明の他の多くの課題、特徴、有利な効果及び他の実施例は、以降の詳細な説明、添付の特許請求の範囲及び図面からより完全に明らかとなる。]
    [0015] 本発明の種々の実施例の更なる理解が、明細書の残りの部分に記載される図面を参照して実現される。図面において、幾つかの図面を通じて同様の参照符号が類似の構成部材を指すのに用いられる。幾つかの例示では、小文字を構成する下付き文字は参照符号に対応付けられて複数の類似の構成部材の１つを示す。存在する下付き文字の特定なしに参照符号への参照がなされるときは、そのような複数の類似の構成部材全てを指すことが意図される。]
    図面の簡単な説明

    [0016] 図１はサーボデータを含む既存の記憶媒体を示す。
    図２Ａは本発明の１以上の実施例によるサーボ系フライングハイト制御回路を有する読取りチャネルを含む記憶デバイスである。
    図２Ａのディスクプラッタに相対して配置された図２Ａの読取り／書込みヘッドアセンブリを示す。
    図３は本発明の１以上の実施例によるサーボ系フライングハイト制御回路を含むデータ処理回路の一部を示す。
    図４はサーボデータを用いるフライングハイト制御を提供するための本発明の種々の実施例による方法を示すフローチャートである。] 図１ 図２Ａ 図３ 図４
    実施例

    [0017] 本発明は記憶媒体にアクセスするためのシステム及び方法に関し、より具体的には、記憶媒体に対して読取り／書込みヘッドアセンブリの位置を決定するためのシステム及び方法に関する。]
    [0018] 本発明の種々の実施例は、記憶媒体に分散されたサーボデータから受信されたデータを用いてフライングハイト監視及び／又は調整する能力を提供する。前記実施例の幾つかの例示において、フライングハイト制御はサーボデータのプリアンブルフィールドに対応するサンプルに基づいて実行される。ある場合では、サンプリングクロックの位相及び周波数の調整が完了した後に受信されたプリアンブルフィールドのサンプルのみが使用される。このような場合では、処理は十分なサンプル数が受信される前に多数のセクタにわたって拡大する。前述の実施例の種々の例示では、サンプリングクロックの位相及び／又は周波数が完全に確立される前に受信されたサンプルがバッファに記憶される。位相及び周波数が確立されると、以前に記憶されたサンプルがフライングハイト制御の一部として補完及び使用される。そのようにすることによって、フライングハイト制御はより少ないセクタからのサーボデータを用いて達成できる。本発明の実施例の有利な効果の一部として、フライングハイト制御を実行するために設計された特別なパターンは不要である。これによって、記憶媒体で必要な制御情報が減り、それに伴い記憶媒体上の使用可能な記憶領域が増加することになる。さらに、このようなアプローチを用いると、フライングハイトの監視及び制御は記憶媒体への通常の読取り及び書込みアクセスと並列に行われ、その一方でフライングハイト制御を実行するのに使用される情報もそのような読取り及び書込み中にアクセスされることができる。ここに与えられる開示に基づいて、当業者であれば、本発明の異なる実施例の実現を通じて達成される種々の他の有利な効果を認識するはずである。]
    [0019] 図１は破線で示した２つの例示トラック１５０、１５５を有する記憶媒体１００を示す。トラックは書き込まれたサーボデータをウェッジ１６０、１６５内（ここで、これらのウェッジはサーボセクタ又はセクタという）に埋め込む。これらのウェッジは、記憶媒体１００上の所望の位置にわたって読取り／書込みヘッドアセンブリの制御及び同期のために使用されるサーボデータパターン１１０を含む。特に、これらのウェッジは一般に、サーボアドレスマーク１５４（ＳＡＭ）が続くプリアンブルパターン１５２を含む。サーボアドレスマーク１５４にグレーコード１５６が続き、グレーコード１５６にバースト情報１５８が続く。なお、２つのトラック及び２つのウェッジを図示するが、通常は多数のそれぞれが所与の記憶媒体に含まれる。またさらに、サーボデータセットはバースト情報の２以上のフィールドを含んでいてもよい。ある場合では、プリアンブルパターン１５２、サーボアドレスマーク１５４、グレーコード１５６及び／又はバースト情報１５８の１以上の間にスペーサが配置されてもよい。] 図１
    [0020] 動作において、記憶媒体１００からのデータは読取りチャネル回路（不図示）に直列ストリームとして提供される。読取りチャネル回路はプリアンブルパターン１５２を検出するように動作する。プリアンブルパターン１５２は特定の位相及び周波数を呈する。この位相及び周波数情報はサーボデータパターン１１０の残りの部分をサンプリングするのに使用されるサンプリングクロックを回復するのに使用される。特に、サーボアドレスマーク１５４が識別され、その位置がグレーコード１５６及びバースト情報１５８の位置を調節するのに使用される。]
    [0021] 図２では、サーボセクタベースのフライングハイト制御回路２１４を含む記憶システム２００が本発明の種々の実施例に従って示される。記憶システム２００は、例えば、ハードディスクドライブである。さらに、記憶システム２００はインターフェイスコントローラ２２０、前段増幅器２１２、ハードディスクコントローラ２６６、モータコントローラ２６８、スピンドルモータ２７２、ディスクプラッタ２７８、及び読取り／書込みヘッドアセンブリ２７６を含む。インターフェイスコントローラ２２０はディスクプラッタ２７８への／そこからのデータのアドレッシング及びタイミングを制御する。ディスクプラッタ２７８上のデータは読取り／書込みヘッドアセンブリ２７６によって、アセンブリがディスクプラッタ２７８上に適切に位置されると検出される磁気信号のグループからなる。通常の読取り／書込み動作では、読取り／書込みヘッドアセンブリ２７６はモータコントローラ２６８によってディスクプラッタ２７８の所望のデータトラック上に正確に配置される。モータコントローラ２６８は、ディスクプラッタ２７８に対して読取り／書込みヘッドアセンブリ２７６を位置決めするとともに、ハードディスクコントローラ２６６の誘導の下で読取り／書込みヘッドアセンブリをディスクプラッタ２７８の適切なデータトラックまで移動することによってスピンドルモータ２７２を駆動する。スピンドルモータ２７２はディスクプラッタ２７８を所定の回転速度（ＲＰＭ）で回転させる。読取りチャネル回路２１０は前段増幅器２１２から情報を受信し、ディスクプラッタ２７８に元々書き込まれたデータを読取りデータ２０３として回復するようにデータ復号／検出処理を当技術で周知のように実行する。さらに、読取りチャネル回路２１０は書込みデータ２０１を受信し、それを当技術で周知のようにディスクプラッタ２７８に書込み可能な形式で前段増幅器２１２に提供する。]
    [0022] サーボセクタベースのフライングハイト補償回路２１４は前段増幅器２１２からのデータのアナログ−デジタル変換を受信する。この情報から、サーボセクタベースのフライングハイト補償回路２１４は、少なくとも２つの高調波を呈する４Ｔプリアンブルを利用してフライングハイト調整値を導出する。図２Ｂは例示のフライングハイト２９５を示し、これは読取り／書込みヘッドアセンブリ２７６とディスクプラッタ２７８の間の距離となる。本発明の幾つかの実施例では、サーボセクタベースのフライングハイト補償回路２１４は図３に関して以下に説明する回路と同じように実装される。] 図２Ｂ 図３
    [0023] 動作において、読取り／書込みヘッドアセンブリ２７８は適切なデータトラックに隣接して位置され、ディスクプラッタ２７８上のデータを表す磁気信号は、ディスクプラッタ２７８がスピンドルモータ２７２によって回転されるのにつれて読取り／書込みヘッドアセンブリ２７６によって検知される。検知された磁気信号は、ディスクプラッタ２７８上の磁気データを表す連続的な瞬時アナログ信号として提供される。この瞬時アナログ信号は読取り／書込みヘッドアセンブリ２７６から読取りチャネル回路２１０に前段増幅器２１２を介して転送される。前段増幅器２１２はディスクプラッタ２７８からアクセスされる瞬時アナログ信号を調節するよう動作できる。さらに、前段増幅器２１２は、ディスクプラッタ２７８に書き込まれることが定められた読取りチャネル回路２１０からのデータを調節するように動作できる。今度は、読取りチャネル回路２１０は受信アナログ信号を復号及びデジタル化して、ディスクプラッタ２７８に元々書き込まれている情報を再生成する。このデータは読取りデータ２０３として受信回路に供給される。書込み動作は実質的に先の読取り動作の逆であり、書込みデータ２０１が読取りチャネルモジュール２１０に供給される。読取り及び書込み処理中（又はオフライン期間中）、サーボセクタベースのフライングハイト補償回路２１４はプリアンブルパターンを受信する。プリアンブルパターンは、離散フーリエ変換を用いて少なくとも２つの非ゼロの高調波を導出するために解析される。２つの高調波の間の比が計算され、計算された比は何らかの変化を検出するように以前に特定された比と比較される。以前に特定された比は既知のフライングハイトに関連付けられ、このように、検出された変化はフライングハイトの変化に対応する。検出された変化に基づいて、対応するフライングハイト調整値が計算され、適用される。動作において、前述のフライングハイト調整は検出される変化を減少させるよう動作する。関心事として、サーボセクタベースのフライングハイト補償回路２１４は標準読取り処理及び標準書込み処理のいずれか又は両方の間に閉ループフライングハイト制御に備える。]
    [0024] 図３に関して、サーボ系フライングハイト制御回路を含むデータ処理回路３００が本発明の１以上の実施例に従って図示される。サーボ系フライングハイト制御回路に加えて、データ処理回路３００はアナログ−デジタル変換器３１０及びデジタル位相ロックループ回路３４０を含む。含まれるサーボ系フライングハイト制御回路はメモリ３１５、位相／周波数オフセット計算機３４５、補完フィルタ３２０、サンプル平均回路３２５、離散フーリエ変換回路３３０、高調波比計算回路３３５、当初高調波比メモリ３５０、及び比較器３５５を含む。アナログ−デジタル変換器３１０は入力３０５を受信する。アナログ−デジタル変換器３１０はアナログ入力を受信してサンプリングクロック３４２に基づいてアナログ入力をサンプリングすることができる任意のアナログ−デジタル変換器であればよい。ここに与えられた開示に基づいて、当業者であれば、本発明の異なる実施例に従って使用される種々のアナログ−デジタル変換器を認識するはずである。サンプリング処理によって入力３０５に対応する一連のデジタルサンプル３１２が生成される。場合によっては、入力３０５は磁気記憶媒体からの情報を検知する読取り／書込みヘッドアセンブリ（不図示）から導出される。検知された情報は読取りチャネルにおいてアナログフロントエンド回路（不図示）によって入力３０５に変換される。ここに与えられる開示に基づいて、当業者であれば入力３０５の可能性ある種々のソースを認識するはずである。] 図３
    [0025] デジタルサンプル３１２はデジタル位相ロックループ回路３４０に提供される。デジタル位相ロックループ回路３４０はデジタルサンプル３１２に基づいてサンプリングクロック３４２の位相及び／又は周波数を調整するよう動作できる。ある場合では、デジタル位相ロックループ回路３４０は、位相及び／又は周波数情報が引き出されるプリアンブルパターンを検出するよう動作できる検出器を含む。これは受信データストリームからクロックを受信するための当技術で周知の任意の処理を用いてなされ得る。例えば、デジタル位相ロックループ回路３４０は既存のハードディスクドライブシステムで使用されるプリアンブル検出器及びロック回復回路と調和して実装される。同時に、デジタルサンプル３１２はメモリ３１５に記憶される。メモリ３１５は任意のタイプのメモリであればよい。本発明のある実施例では、メモリ３１５はランダムアクセスメモリである。本発明の特定の実施例では、ランダムアクセスメモリはＦＩＦＯメモリとして構成される。]
    [0026] サンプリングクロック３４２が位相及び周波数オフセット計算回路３４５に供給される。位相及び周波数オフセット計算機３４５は、メモリ３１５に記憶された各サンプルについて位相オフセットを識別するように動作できる。位相オフセットはデジタルサンプル３１２の特定の１つをサンプリングするのに使用されたサンプリングクロック３４２のインスタンスと、サンプリングクロック３４２の同期されたインスタンスとの間の位相差である。例えば、デジタルサンプル３１２の多数のインスタンスを処理した後に、サンプリングクロック３４２は入力３０５に同期したとみなされる。この処理中、サンプリングクロック３４２の位相は、デジタルサンプル３１２の第１のサンプルがメモリ３１５に記憶された時からサンプリングクロック３４２が同期されるまで、多数度ｘ（即ち、位相オフセット）だけ移動し得る。位相オフセットｘの値は以下の導出式に従って計算される。まず、誤差が以降の式によって定義される。



    ここで、φ(ｎ)はサンプリングクロック３４２の位相であり、ｎはプリアンブルパターンの特定のサンプルを指定する整数である。φ＾(ｎ)は以下の式で定義される。



    ここで、φ０はφからの初期位相オフセットであり、ｆ０は初期周波数オフセットである。同期が達成された後の位相の（即ち、ｎ１からｎ２の）平均は以下の式で定義される。



    この式において、ｎ１はサンプリングクロック３４２が同期されたとみなされる点に対応するサンプルであり、ｎ２は同期処理が完了した後に受信されたプリアンブルの後続サンプルである。この式に基づいて、φ０及びｆ０は以下の式を用いて推定できる。



    本発明の特定の一実施例では、ｎ１及びｎ２に対する値はそれぞれ６６及び１０４である。前記を代入することにより、位相オフセットに対する値は以下の式に従って計算できる。



    ここで、ｎ３はｎ１より小さい。]
    [0027] 計算された位相オフセット値ｘは、サンプリングクロック３４２の同期されたインスタンスを用いてサンプリングされた後続サンプルに一致するように第１のサンプルを補完する補完フィルタ３２０に供給される。補完フィルタ３２０は、所定の位相に対応する受信サンプルを補完することができる周知技術による任意の回路であればよい。（ｎの異なる値に対応する）異なる位相オフセット値は、サンプリングクロック３４２が同期される前に生成されたデジタルサンプル３１２のそれぞれのサンプルの各々に対して特定される。従って、例えば、サンプリングクロック３４２の位相は、デジタルサンプル３１２の第１のサンプルがメモリ３１５に記憶された時からサンプリングクロック３４２が同期されるまで、多数度ｙを移動し得る。同様に、値ｙは、サンプリングクロック３４２の同期されたインスタンスを用いてサンプリングされた後続サンプルに一致するように他のサンプルを補完する補完フィルタ３２０に供給される。この補完処理はサンプリングクロック３４２を同期する前に受信された多数のサンプルに適用される。]
    [0028] サンプリングクロック３４２の同期ステータスはプリアンブル／同期確立信号３６０によって示される。プリアンブル／同期確立信号３６０は、ループのフィードバック誤差が所定の閾値を下回ったときにデジタル位相ロックループ回路３４０によって宣言される。サンプリングクロック３４２が同期されると、同期されたサンプリングクロック３４２によってサンプリングされたデジタルサンプル３１２はサンプル平均回路３２５に直接供給され、ここで移動平均が計算される。さらに、補完フィルタ３２０を用いて補完されたサンプルはサンプル平均回路３２５に供給され、ここでも同様にそれらは移動平均に補完される。平均化処理は周期毎に行われる。従って、例えば、４Ｔプリアンブルパターン（即ち、反復する８個の位置パターン、＋＋＋＋−−−−）が採用される場合、移動平均は各位置に１個ずつ８個の平均サンプルを含むことになる。この平均化の一例は図４に関して以下に提供される。] 図４
    [0029] 移動平均に十分なサンプルが補完されると、移動平均サンプルは離散フーリエ変換回路３３０に供給される。離散フーリエ変換回路３３０は受信サンプルに対応付けられる２以上の高調波を計算する。４Ｔプリアンブルパターン（即ち、ハーフレートプリアンブル）の場合では、８個の受信サンプルは４個の高調波を導出することができる。第１高調波及び第３高調波は非ゼロであり、フライングハイトの誤差が特定される比を生成するのに有用である。従って、４Ｔプリアンブルが使用される場合によっては、第１高調波及び第３高調波のみが計算される。計算された高調波は所定の高調波比を計算する高調波比計算回路３３５に供給される。４Ｔプリアンブルの例を用いて、高調波比は以下の２つの式のいずれかに従って計算できる。
    計算された高調波比＝ｌｏｇ（第１高調波／第３高調波）；又は
    計算された高調波比＝ｌｏｇ（第３高調波／第１高調波）]
    [0030] 対応する元の高調波比は起動時に計算されメモリ３５０に記憶されている。元の高調波比は同様に計算されるが、読取り／書込みヘッドアセンブリが記憶媒体から既知の距離にある（即ち、元の高調波比が既知のフライングハイト値に対応する）ときに計算される。新たに計算された高調波比は比較回路３５５を用いて以前に記憶された元の高調波比と比較される。比較回路３５５の出力は以下の式によって定義される値を呈するフライングハイト調整信号３６５である。
    フライングハイト調整信号＝元の高調波比−計算された高調波比
    フライングハイトが正しいとき、フライングハイト調整信号３６５は約ゼロである。従って、フライングハイト調整は、フライングハイト調整回路３６５の値をゼロに導くことによってなされる。]
    [0031] 図４について、フローチャート４００は、サーボデータを用いてフライングハイト制御を与える本発明の種々の実施例による方法を示す。フローチャート４００に従って、一連のデジタルサンプルが受信される（ブロック４０５）。一連のデジタルサンプルは記憶媒体から導かれたアナログデータストリームに対応する。一連のデジタルサンプルはプリアンブルパターンの存在について照会される（ブロック４１０）。ある場合では、プリアンブルパターンは、４個の負サンプルが続く４個の正サンプルの多数のインスタンス（例えば、＋＋＋＋−−−−＋＋＋＋−−−−＋＋＋＋−−−−・・・）を含む４Ｔプリアンブルパターン（即ち、ハーフレートプリアンブルパターン）である。識別されたプリアンブルパターンを用いて標準同期が実行される。そのような同期はサンプリングクロックの位相及び／又は周波数を調整すること及び当技術で周知の何らかのゲインファクタを調整することを含む。] 図４
    [0032] プリアンブル同期が完了するまで（ブロック４１０）、プリアンブルに対応するサンプルがバッファに記憶される（ブロック４１５）。これは、全てのサンプルをメモリに記憶すること、及び、同期が完了すると、メモリに記憶されたサンプルのどれがプリアンブルパターンに対応するかを示すことを含む。以下に説明するように、これらのサンプルは、フライングハイト制御を実行するのに使用できる追加サンプルを生成するために同期処理が完了した後に、補完される。プリアンブルパターンにおける幾つかのポイントで同期処理が完了する（ブロック４１０）。この同期処理が完了すると（即ち、サンプリングクロックが入力データストリームの位相及び周期に同期されると）、プリアンブルパターンの残りのサンプルは追加の補完なしに使用可能であるとみなされて、信頼性あるプリアンブルサンプルの移動平均に補完される（ブロック４２０）。平均化は周期毎に行われる。例えば、４Ｔプリアンブルパターン（即ち、反復する８個の位置パターン、＋＋＋＋−−−−）が採用される場合、移動平均は８個の平均サンプル（即ち、各位置に対して１つ）を含むことになる。特定の例として、＋＋＋＋−−−−に対応する８個のサンプルの第１のセットが０.７５、０.８１、１.１１、０.９０、−０.７０、−０.９０、−１.１５、−０.９０の８個のサンプル値を含み、及び＋＋＋＋−−−−に対応する８個のサンプルの後続のセットが０.７５、０.８３、１.０５、０.９０、−０.７８、−０.９０、−１.０９、−０.９０の８個のサンプル値を含む。このような場合、移動平均は、＋＋＋＋−−−−に対応する８個のサンプル位置の各々の平均、即ち、０.７５、０.８２、１.０８、０.９０、−０.７４、−０.９０、−１.１２、−０.９０を含むことになる。＋＋＋＋−−−−に対応する８個のサンプルの各後続セットは現在の移動平均に平均化される。例えば、＋＋＋＋−−−−に対応する８個のサンプルの第３のセットが０.７５、０.８４、１.０８、０.９０、−０.７６、−０.９０、−１.１２、−０.９０の場合、得られる移動平均は０.７５、０.８３、１.０９、０.９０、−０.７５、−０.９０、−１.１２、−０.９０となる。なお、前述の数値は単なる例示であり、選択される特定の実施形態に応じてあらゆる値がとられ得る。]
    [0033] その後、ブロック４１５でバッファリングされたいずれかのサンプルがここで補完及び使用されるかが判断される（ブロック４２５）。補完され得るサンプルがある場合（ブロック４２５）、それらのサンプルは、それが以前に記憶された（ブロック４１５）メモリから取得され、補完される（ブロック４３０）。この補完は、サンプリングクロックに適用される位相及び／又は周波数調整を含む時間内に調整される１以上のサンプルを生成することを含む。このような補完は、補完について任意の周知技術を用いてなされる。サンプルは、補完されると、信頼性があるものとしてみなされて移動平均に取り込まれる（ブロック４３５）。サンプルは以前に補完された他のサンプルと同じ態様で移動平均に取り込まれる。なお、サンプルの移動平均は、２以上のセクタから引き出されたプリアンブルパターンから、サンプリングクロックの同期前に取得されたデータサンプルから、及び／又はサンプリングクロックの同期後に取得されたサンプルからのサンプルを含むことができる。]
    [0034] その後、信頼性ある高調波計算を可能とするのに十分な数の信頼性あるプリアンブルサンプルが収集されたかどうかが判断される（ブロック４４０）。本発明の一特定実施例では、高調波が計算される前に取得された周期の数は２００である。信頼性あるサンプルの数が不十分な場合（ブロック４４０）、次のサーボデータ（サンプルがそこから受信される）が待機される（ブロック４０５、４１０）。一方、十分なサンプルがある場合（ブロック４４０）、平均サンプルに基づいて少なくとも２つの高調波が計算される（ブロック４４５）。４Ｔプリアンブルの場合、第１及び第３高調波を非ゼロの値として４個の高調波が可能である。この場合、第１高調波及び第３高調波が計算される。高調波は当技術で周知のように離散フーリエ変換を用いて計算できる。]
    [0035] 非ゼロの高調波の２つが使用されて高調波比を計算する（ブロック４５０）。従って、プリアンブルが４Ｔパターンであり第１及び第３高調波が非ゼロである前記の例を用いて、高調波比は以下の２つの式のいずれかに従って計算できる。
    計算された高調波比＝ｌｏｇ（第１高調波／第３高調波）；又は
    計算された高調波比＝ｌｏｇ（第３高調波／第１高調波）
    記憶デバイスのセットアップ又は初期化中のある時点で、比に関連付けられる理想のフライングハイトとともに対応する比が特定された（例えば、元の高調波比）。例えば、記憶デバイスが電源投入されると、フライングハイトが当技術で周知の任意のアプローチを用いて調整される。この理想のフライングハイトが確立されると、プリアンブル同期及び高調波比計算の処理がこの初期状態に実行される（ブロック４０５−ブロック４５０）。]
    [0036] 新たに計算された高調波比（ブロック４５０）は当初計算された高調波比から引かれて以降の式に従って誤差を導出する。
    誤差＝元の高調波比−計算された高調波比
    この誤差はフライングハイト調整信号としてフライングハイトコントローラに提供される（ブロック４６０）。フライングハイトコントローラは閉ループ調整として動作し、誤差がゼロに向かうようにフライングハイトを修正する。]
    [0037] 結論として、本発明は、サーボデータに基づいてフライングハイト制御を実行するための新規なシステム、デバイス、方法及び構成を提供する。発明の１以上の実施例の詳細な説明が上記に与えられたが、発明の種々の変形例、修正例及び均等物が発明の精神から変化することなく当業者に明らかとなる。例えば、フルレートプリアンブル（即ち、パターン＋＋−−に対応する２Ｔプリアンブル）が使用できる。このような場合、単一の高調波のみが計算される。この単一の高調波は、フライングハイトが既知となった時の当初計算された対応の高調波に直接比較される。（新たに計算され、及び当初計算された）高調波がフライングハイト調整信号を生成するために直接比較される場合、高調波比は不要であることが分かる。従って、上記説明は発明の範囲を限定するものとして捉えられてはならず、それは添付の特許請求の範囲によって規定される。]
    权利要求:

    請求項1
    記憶デバイスであって、サーボデータを含む記憶媒体、前記記憶媒体に相対して配置される読取り／書込みヘッドアセンブリ、及びサーボ系フライングハイト調整回路を備え、該サーボ系フライングハイト調整回路は前記読取り／書込みヘッドアセンブリを介して前記サーボデータを受信し、該サーボ系フライングハイト調整回路は受信された該データに基づいて第１の高調波比を計算して該第１の高調波比を第２の高調波比と比較して該読取り／書込みヘッドアセンブリと該記憶媒体の間の距離の誤差を決定するものである、記憶デバイス。
    請求項2
    請求項１の記憶デバイスにおいて、前記サーボデータがプリアンブルパターンを含み、前記サーボ系フライングハイト調整回路が、少なくとも該プリアンブルパターンに対応する第１のサンプルセット及び該プリアンブルパターンに対応する第２のサンプルセットを受信し、前記第１の高調波比を計算することが、少なくとも前記第１のサンプルセットと前記第２のサンプルセットを平均して平均サンプルセットを生成すること、前記平均サンプルセットに基づいて少なくとも２つの高調波を計算すること、及び前記２つの高調波の比を計算することを含む、記憶デバイス。
    請求項3
    請求項２の記憶デバイスにおいて、前記平均サンプルに基づいて前記少なくとも２つの高調波を計算することが、離散フーリエ変換を実行することを含む、記憶デバイス。
    請求項4
    請求項２の記憶デバイスにおいて、前記プリアンブルパターンが４Ｔプリアンブルパターンであり、前記平均サンプルセットが８個のサンプルを含み、前記少なくとも２つの高調波のうちの１つが第１高調波であり、前記少なくとも２つの高調波のうちの他の１つが第３高調波であり、前記第１の高調波比を計算することが前記第３高調波に対する前記第１高調波の比を計算することを含む、記憶デバイス。
    請求項5
    請求項２の記憶デバイスにおいて、前記プリアンブルパターンが４Ｔプリアンブルパターンであり、前記平均サンプルセットが８個のサンプルを含み、前記少なくとも２つの高調波のうちの１つが第１高調波であり、前記少なくとも２つの高調波のうちの他の１つが第３高調波であり、前記第１の高調波比を計算することが前記第１高調波に対する前記第３高調波の比を計算することを含む、記憶デバイス。
    請求項6
    請求項２の記憶デバイスにおいて、前記第１のサンプルセットが第１のセクタにおけるプリアンブルパターンから引き出されるものであり、前記第２のサンプルセットが第２のセクタにおけるプリアンブルパターンから引き出されるものである、記憶デバイス。
    請求項7
    請求項２の記憶デバイスにおいて、前記サーボ系フライングハイト調整回路がデジタル位相ロックループ回路を含み、該デジタル位相ロックループ回路がサンプリングクロックの位相を調整して該サンプリングクロックを受信データストリームに同期させ、前記第１のサンプルセットが、該サンプリングクロックが同期される前に受信されたサンプルを補完することによって引き出されるものである、記憶デバイス。
    請求項8
    請求項７の記憶デバイスにおいて、前記第２のサンプルセットが、前記サンプリングクロックを用いて前記受信データストリームをサンプリングすることから直接引き出されるものである、記憶デバイス。
    請求項9
    サーボデータに基づいて距離誤差を特定するための方法であって、既知の位置に対する第１の高調波比を提供するステップ、サーボデータを含む記憶媒体を提供するステップ、読取り／書込みヘッドアセンブリを用いて前記記憶媒体から前記サーボデータにアクセスするステップ、前記サーボデータに基づいて第２の高調波比を計算するステップ、及び前記第１の高調波比を前記第２の高調波比と比較して距離誤差を決定するステップを備える方法。
    請求項10
    請求項９の方法において、前記第１の高調波比が初期段階中に計算される、方法。
    請求項11
    請求項９の方法において、前記サーボデータがプリアンブルパターンを含み、前記読取り／書込みヘッドアセンブリを用いて記憶媒体からサーボデータにアクセスするステップが、少なくとも該プリアンブルパターンに対応する第１のサンプルセット及び該プリアンブルパターンに対応する第２のサンプルセットが生成されるアナログ−デジタル変換を実行するステップを含み、前記第２の高調波比を計算するステップが、平均サンプルセットを生成するために少なくとも前記第１のサンプルセットと前記第２のサンプルセットを平均するステップ、前記平均サンプルセットに基づいて少なくとも２つの高調波を計算するステップ、及び前記２つの高調波の比を計算するステップを含む、方法。
    請求項12
    請求項１１の方法において、前記平均サンプルに基づいて前記少なくとも２つの高調波を計算することが、離散フーリエ変換を実行するステップを含む、方法。
    請求項13
    請求項１１の方法において、前記プリアンブルパターンが４Ｔプリアンブルパターンであり、前記平均サンプルセットが８個のサンプルを含み、前記少なくとも２つの高調波のうちの１つが第１高調波であり、前記少なくとも２つの高調波のうちの他の１つが第３高調波であり、前記第１の高調波比を計算するステップが、前記第３高調波に対する前記第１高調波の比を計算すること及び前記第１高調波に対する前記第３高調波の比を計算することからなるグループから選択された計算を実行するステップを含む、方法。
    請求項14
    請求項１１の方法において、前記第１のサンプルセットが第１のセクタにおけるプリアンブルパターンから引き出され、前記第２のサンプルセットが第２のセクタにおけるプリアンブルパターンから引き出される、方法。
    請求項15
    請求項１１の方法において、該方法がさらに、サンプリングクロックを前記サーボデータに同期させるステップを含み、前記第１のサンプルセットが、該サンプリングクロックが同期される前に受信されたサンプルを補完することによって引き出される、方法。
    請求項16
    請求項１５の方法において、前記第２のサンプルセットが、前記サンプリングクロックを用いてサンプリングされた前記サーボデータから直接引き出される、方法。
    請求項17
    請求項９の方法において、該方法がさらに、前記読取り／書込みヘッドアセンブリから前記記憶媒体までの距離を、該距離の誤差が減少するように、調整するステップを含む方法。
    請求項18
    サーボ系フライングハイト調整回路であって、プリアンブルパターンの第１の部分に対応する第１のサンプルセットを保持するメモリ、前記プリアンブルパターンの第２の部分に対応する第２のサンプルセット、前記第２のサンプルセットにほぼ等しい位相位置に前記第１のサンプルセットを補完するよう動作できる補完回路、少なくとも前記第１のサンプルセット及び前記第２のサンプルセットを受信し、平均計算を実行し、平均サンプルを供給するサンプル平均回路、前記平均サンプルセットを受信して少なくとも１つの高調波を計算する離散フーリエ変換回路、及び前記少なくとも１つの高調波を以前に計算された高調波の値と比較して距離誤差を導出する比較器を備えた調整回路。
    請求項19
    請求項１８の調整回路において、前記少なくとも１つの高調波が第１高調波であり、前記離散フーリエ変換回路がさらに第２の高調波を計算し、前記以前に計算された高調波の値が以前に計算された高調波比であり、該サーボ系フライングハイト調整がさらに、高調波比計算機を含み、該高調波比計算機が第２の高調波に対する第１の高調波の新たに計算された高調波比を計算するように動作可能であり、前記少なくとも１つの高調波を以前に計算された高調波の値と比較することが、該新たに計算された高調波比を該以前に計算された高調波比と比較することを含む、調整回路。
    請求項20
    請求項１８の調整回路において、さらに、位相ロックループ回路を含み、該位相ロックループ回路が、サンプリングクロックを前記サーボデータに同期させるように動作可能であり、前記プリアンブルパターンに対応する前記第１のサンプルセットが、該サンプリングクロックが同期される前に取得される、調整回路。
    类似技术:
    公开号 | 公开日 | 专利标题
    US8379498B2|2013-02-19|Systems and methods for track to track phase alignment
    US8665543B2|2014-03-04|Inter-track interference cancelation for shingled magnetic recording
    US6208477B1|2001-03-27|Hard disk drive having a built-in self-test for measuring non-linear signal distortion
    US7068459B1|2006-06-27|Adjusting track density by changing PES algorithm when servo writing a disk drive from spiral tracks
    US5793559A|1998-08-11|In drive correction of servo pattern errors
    JP5773385B2|2015-09-02|ダイバーシティ組合せデータ検出のシステムおよび方法
    US7002761B1|2006-02-21|Demodulation compensation for spiral servo tracks in hard disk drives
    US7092462B2|2006-08-15|Asynchronous servo RRO detection employing interpolation
    US7595954B1|2009-09-29|Disk drive to estimate repeatable runout | based upon on an optimal mean square estimation | learning method
    US7859782B1|2010-12-28|Selecting highest reliability sync mark in a sync mark window of a spiral servo track crossing
    US8154818B2|2012-04-10|Systems and methods for adaptive CBD estimation in a storage device
    US6738205B1|2004-05-18|Self-writing of servo patterns in disk drives
    US7136253B1|2006-11-14|Method and apparatus for providing multi-point position demodulation of a read head when using spiral-written servo information
    US7002767B2|2006-02-21|Detection of recorded data employing interpolation with gain compensation
    US6307696B1|2001-10-23|Digital zero-phase restart circuit
    US7499236B1|2009-03-03|Calibrating correlation between PES and off-track displacement by processing high frequency signal in spiral track
    EP1984919B1|2009-08-05|Synchronous servo channel for longitudinal position detection and position error signal generation in tape drive systems
    KR100570558B1|2006-04-13|통합된 판독 및 서보채널을 가진 동기식 디지털 복조기
    EP2191569B1|2018-11-21|Systems and methods for mitigating latency in a data detector feedback loop
    JP3532382B2|2004-05-31|自己サーボ書き込みシステム
    JP3360990B2|2003-01-07|ディスク記録再生装置のデータ再生処理装置
    US8654466B1|2014-02-18|Calculation of head media separation | from servo preamble in a hard disk drive
    US7006316B1|2006-02-28|Estimating a writer/reader gap in a disk drive by measuring write/read times relative to a sync mark
    CN101743592B|2013-03-27|使用伺服数据控制飞行高度的系统和方法
    US7365929B2|2008-04-29|Synchronous servo channel for tape drive systems
    同族专利:
    公开号 | 公开日
    KR20100091940A|2010-08-19|
    TWI447715B|2014-08-01|
    US9305582B2|2016-04-05|
    CN101743592A|2010-06-16|
    EP2227808A1|2010-09-15|
    CN101743592B|2013-03-27|
    US20110043938A1|2011-02-24|
    KR101481202B1|2015-01-09|
    TW200935409A|2009-08-16|
    JP5036877B2|2012-09-26|
    EP2227808A4|2013-12-18|
    WO2009079093A1|2009-06-25|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    JP2007242167A|2006-03-09|2007-09-20|Fujitsu Ltd|浮上量測定装置および方法|
    JP2007265517A|2006-03-28|2007-10-11|Fujitsu Ltd|記憶装置、制御方法、制御装置及びプログラム|JP2014022036A|2012-07-23|2014-02-03|Seagate Technology Llc|ヘッドとディスクとの接触および／または間隔を検知する装置、ならびに方法|
    JP2014182866A|2013-03-15|2014-09-29|Seagate Technology Llc|ヘッド・媒体間近接検出のための方法および装置|US3973182A|1971-08-20|1976-08-03|Agency Of Industrial Science & Technology|Method and apparatus for detecting uneven magnetic field by hall effect in semiconductor|
    US3973183A|1971-08-20|1976-08-03|Agency Of Industrial Science & Technology|Method and apparatus for detecting uneven magnetic field by a change in resistance of semiconductor element|
    US4024571A|1975-08-14|1977-05-17|Rca Corporation|Synchronizing system employing burst crossover detection|
    US4777544A|1986-08-15|1988-10-11|International Business Machine Corporation|Method and apparatus for in-situ measurement of head/recording medium clearance|
    DE3938520A1|1989-11-21|1991-05-29|Teves Gmbh Alfred|METHOD AND SYSTEM FOR MEASURING DATA EVALUATION AND EVALUATION|
    US5130866A|1990-07-17|1992-07-14|International Business Machines Corporation|Method and circuitry for in-situ measurement of transducer/recording medium clearance and transducer magnetic instability|
    US5278703A|1991-06-21|1994-01-11|Digital Equipment Corp.|Embedded servo banded format for magnetic disks for use with a data processing system|
    US5309357A|1992-01-28|1994-05-03|Independent Scintillation Imaging Systems Inc.|Scintillation data collecting apparatus and method|
    US5341249A|1992-08-27|1994-08-23|Quantum Corporation|Disk drive using PRML class IV sampling data detection with digital adaptive equalization|
    US5377058A|1992-12-31|1994-12-27|International Business Machines Corporation|Fly height servo control of read/write head suspension|
    US5400201A|1993-10-25|1995-03-21|Syquest Technology, Inc.|Servo burst pattern for removing offset caused by magnetic distortion and method associated therewith|
    JPH07302938A|1994-04-28|1995-11-14|Sony Corp|圧電セラミックトランス及びその製造方法|
    US5798885A|1994-06-06|1998-08-25|Fujitsu Limited|Head positioning control for disk apparatus using peak detection, polarity detection and sector mark detection|
    US5862005A|1994-10-11|1999-01-19|Quantum Corporation|Synchronous detection of wide bi-phase coded servo information for disk drive|
    US5796535A|1995-05-12|1998-08-18|Cirrus Logic, Inc.|Sampled amplitude read channel employing a user data frequency synthesizer and a servo data frequency synthesizer|
    US5696639A|1995-05-12|1997-12-09|Cirrus Logic, Inc.|Sampled amplitude read channel employing interpolated timing recovery|
    US5668679A|1995-12-21|1997-09-16|Quantum Corporation|System for self-servowriting a disk drive|
    US5987562A|1996-03-08|1999-11-16|Texas Instruments Incorporated|Waveform sampler and method for sampling a signal from a read channel|
    US6023383A|1996-03-19|2000-02-08|Texas Instruments Incorporated|Error estimation circuit and method for providing a read channel error signal|
    FR2748571B1|1996-05-09|1998-08-07|Europ Agence Spatiale|Dispositif de recepteur pour systeme de navigation notammentpar satellite|
    US5844920A|1996-11-07|1998-12-01|Cirrus Logic, Inc.|Thermal asperity compensation using multiple sync marks for retroactive and split segment data synchronization in a magnetic disk storage system|
    US5835295A|1996-11-18|1998-11-10|Cirrus Logice, Inc.|Zero phase restart interpolated timing recovery in a sampled amplitude read channel|
    US5901010A|1997-02-07|1999-05-04|Cirrus Logic, Inc.|Magnetic disc recording system employing two stage actuators for simultaneous accesses through multiple recording heads|
    US5781129A|1997-03-03|1998-07-14|Motorola, Inc.|Adaptive encoder circuit for multiple data channels and method of encoding|
    US6081397A|1997-04-08|2000-06-27|International Business Machines Corporation|Method and apparatus for SID-to-SID period estimation|
    US6009549A|1997-05-15|1999-12-28|Cirrus Logic, Inc.|Disk storage system employing error detection and correction of channel coded data, interpolated timing recovery, and retroactive/split-segment symbol synchronization|
    US5986830A|1997-07-30|1999-11-16|Cirrus Logic, Inc.|Read/write channel write precompensation system and method using one or more delay clocks|
    US6493162B1|1997-12-05|2002-12-10|Seagate Technology Llc|Frame synchronization for viterbi detector|
    US6111712A|1998-03-06|2000-08-29|Cirrus Logic, Inc.|Method to improve the jitter of high frequency phase locked loops used in read channels|
    US6158107A|1998-04-02|2000-12-12|International Business Machines Corporation|Inverted merged MR head with plated notched first pole tip and self-aligned second pole tip|
    US6249393B1|1998-06-16|2001-06-19|Western Digital Corporation|Disk drive having a write condition detector for suspending write operations while a transducer flying height deviates from its operating flying height|
    US6441661B1|1998-06-30|2002-08-27|Asahi Kasei Kabushiki Kaisha|PLL circuit|
    US6208478B1|1998-07-07|2001-03-27|Texas Instruments Incorporated|Read clock interface for read channel device|
    US6657802B1|1999-04-16|2003-12-02|Infineon Technologies Corporation|Phase assisted synchronization detector|
    US6404829B1|1999-06-29|2002-06-11|Oak Technology, Inc.|DC insensitive AGC circuit for optical PRML read channel|
    US6530060B1|2000-02-08|2003-03-04|Cirrus Logic, Inc.|Sampled amplitude read channel employing a post processor with a boundary error compensator which compensates for boundary error events in a split-field data sector|
    US6519102B1|2000-04-27|2003-02-11|International Business Machines Corporation|Method and apparatus for implementing an in-situ digital harmonic computation facility for direct access storage device |
    US6717764B2|2000-06-02|2004-04-06|Seagate Technology Llc|Method and apparatus for head fly height measurement|
    US6816328B2|2000-06-20|2004-11-09|Infineon Technologies North America Corp.|Pseudo-synchronous interpolated timing recovery for a sampled amplitude read channel|
    US6775529B1|2000-07-31|2004-08-10|Marvell International Ltd.|Active resistive summer for a transformer hybrid|
    US6400518B1|2000-11-01|2002-06-04|International Business Machines Corporation|Magneto-resistive asymmetry correction circuit|
    US6606048B1|2000-11-16|2003-08-12|Marvell International, Ltd.|Method and apparatus for equalizing the digital performance of multiple ADC's|
    US6490110B2|2000-12-05|2002-12-03|Cirrus Logic, Inc.|Servo data detection with improved phase shift tolerance|
    JP2002175673A|2000-12-07|2002-06-21|Nec Corp|Ｐｌｌ回路、データ検出回路及びディスク装置|
    JP4112809B2|2001-01-31|2008-07-02|株式会社東芝|垂直磁気記録方式の磁気ディスク装置及びディスク製造方法|
    US6603622B1|2001-02-28|2003-08-05|Western Digital Technologies, Inc.|Disk drive employing a sync mark detector comprising a matched filter and a dual polarity correlator|
    US6963521B2|2001-03-30|2005-11-08|Sony Corporation|Disc drive apparatus|
    JP2002329329A|2001-04-27|2002-11-15|Sony Corp|相変化記録方式の光ディスク及び光ディスク装置|
    US6865040B2|2001-05-22|2005-03-08|Seagate Technology, Llc|Method and system for measuring fly height|
    US6633447B2|2001-05-25|2003-10-14|Infineon Technologies Ag|Method and apparatus for compensation of second order distortion|
    JP4726337B2|2001-06-27|2011-07-20|ルネサスエレクトロニクス株式会社|ワンチップマイクロコンピュータ|
    US6856183B2|2001-10-12|2005-02-15|Agere Systems Inc.|Scheme to improve performance of timing recovery systems for read channels in a disk drive|
    US7082005B2|2001-10-24|2006-07-25|Agere Systems Inc.|Servo data detection in the presence or absence of radial incoherence using digital interpolators|
    US6813108B2|2001-10-24|2004-11-02|Agere Systems Inc.|Servo data detection in presence of radial incoherence using multiple data detectors|
    US7126776B1|2002-04-17|2006-10-24|Western Digital Technologies, Inc.|Disk drive having a sector clock that is synchronized to the angular speed of the spindle motor|
    US7088533B1|2002-04-23|2006-08-08|Maxtor Corporation|Method of self-servo writing in a disk drive using a spiral pattern|
    TW563318B|2002-05-20|2003-11-21|Via Optical Solution Inc|Timing recovery circuit and method|
    JP2004014090A|2002-06-11|2004-01-15|Fujitsu Ltd|データ再生装置、再生方法、及び再生装置の制御を行う回路|
    JP2004095047A|2002-08-30|2004-03-25|Toshiba Corp|ディスク記憶装置及び同装置におけるサーボアドレスマーク検出方法|
    US7180696B2|2002-12-27|2007-02-20|Matsushita Electric Industrial Co., Ltd.|Methods for selective multi-pass servowriting and self-servowriting|
    US7092462B2|2003-01-14|2006-08-15|Agere Systems Inc.|Asynchronous servo RRO detection employing interpolation|
    US7199961B1|2003-03-25|2007-04-03|Marvell International Ltd.|Detecting fly height of a head over a storage medium|
    US7136250B1|2003-03-25|2006-11-14|Marvell International Ltd.|Detecting fly height of a head over a storage medium|
    US7116504B1|2003-03-25|2006-10-03|Marvell International Ltd.|DC-offset compensation loops for magnetic recording system|
    US6912099B2|2003-05-13|2005-06-28|Agere Systems Inc.|Maximum likelihood detection of asynchronous servo data employing interpolation|
    US7191382B2|2003-06-02|2007-03-13|Fujitsu Limited|Methods and apparatus for correcting data and error detection codes on the fly|
    US7308057B1|2003-06-05|2007-12-11|Maxtor Corporation|Baseline wander compensation for perpendicular recording|
    US7038875B2|2003-07-31|2006-05-02|Seagate Technology Llc|Dynamic measurement of head media spacing modulation|
    US7016131B2|2003-08-29|2006-03-21|Agency For Science, Technology And Research|Method and implementation of in-situ absolute head medium spacing measurement|
    US7203017B1|2003-09-23|2007-04-10|Marvell International Ltd.|Timing recovery for data storage channels with buffered sectors|
    US7620101B1|2003-09-24|2009-11-17|Cypress Semiconductor Corporation|Equalizer circuit, communication system, and method that is adaptive to varying launch amplitudes for reducing receiver error|
    US7002767B2|2003-09-30|2006-02-21|Agere Systems Inc.|Detection of recorded data employing interpolation with gain compensation|
    SG125102A1|2004-01-21|2006-09-29|Seagate Technology Llc|Head polarity detection algorithm and apparatus|
    US7154689B1|2004-02-05|2006-12-26|Maxtor Corporation|Apparatus for writing servo bursts on a disk with servo track pitch based on read element width and methods of manufacturing same|
    US7180693B2|2004-04-14|2007-02-20|Agere Systems Inc.|Method and apparatus for maximum likelihood detection of data employing interpolation with compensation of signal asymmetry|
    US8405924B2|2004-04-30|2013-03-26|Agere Systems Llc|Method and apparatus for improved address mark detection|
    JP4427392B2|2004-06-22|2010-03-03|株式会社東芝|磁気記録媒体、その製造方法及び磁気記録再生装置|
    US7079342B1|2004-07-26|2006-07-18|Marvell International Ltd.|Method and apparatus for asymmetry correction in magnetic recording channels|
    US7248426B1|2004-07-30|2007-07-24|Western Digital Technologies, Inc.|Servo writing a disk drive from spiral tracks by shifting a demodulation window an integer number of sync mark intervals|
    US7253984B1|2004-09-02|2007-08-07|Maxtor Corporation|Disk drive that generates a position error signal and a fly height signal from a servo burst pattern|
    US7193544B1|2004-09-08|2007-03-20|Northrop Grumman Corporation|Parallel, adaptive delta sigma ADC|
    US7206146B2|2004-10-27|2007-04-17|Hitachi Global Storage Technologies Netherlands B.V.|Biphase magnetic pattern detector using multiple matched filters for hard disk drive|
    US7167328B2|2004-12-17|2007-01-23|Agere Systems Inc.|Synchronizing an asynchronously detected servo signal to synchronous servo demodulation|
    US7193798B2|2005-01-12|2007-03-20|Agere Systems, Inc.|Method and apparatus for encoding and decoding a runout correction bit pattern of servo field|
    US7362536B1|2005-07-08|2008-04-22|Maxtor Corporation|Disk drive that compensates for phase incoherence between radially adjacent servo tracks and methods thereof|
    US7715135B1|2005-09-20|2010-05-11|Marvell International Ltd.|Methods, circuits, apparatus, and systems for read channel synchronization and/or fly height measurement|
    JP2007087537A|2005-09-22|2007-04-05|Rohm Co Ltd|信号処理装置、信号処理方法、および記憶システム|
    US7693243B2|2005-09-26|2010-04-06|Via Technologies, Inc.|Method and circuit for timing recovery|
    US7440224B2|2006-01-23|2008-10-21|Toshiba Corporation|Disk drive servo|
    US7423827B2|2006-04-20|2008-09-09|Agere Systems Inc.|Systems and methods for accessing data from a variable polarity head assembly|
    US7679850B2|2006-05-11|2010-03-16|Seagate Technology Llc|Position determination using circular shift codes|
    US8730610B2|2006-05-22|2014-05-20|Seagate Technology Llc|Closed loop fly height control|
    US7411531B2|2006-06-30|2008-08-12|Agere Systems Inc.|Methods and apparatus for asynchronous sampling of a received signal at a downsampled rate|
    KR100756238B1|2006-07-12|2007-09-07|삼성전자주식회사|실시간 자기 헤드와 데이터 저장 매체 사이의 거리 조절장치와 방법|
    US7499238B2|2006-09-22|2009-03-03|Agere Systems Inc.|Systems and methods for improving disk drive synchronization|
    US7643235B2|2006-09-28|2010-01-05|Seagate Technology Llc|Synchronization for data communication|
    US7446690B2|2006-11-06|2008-11-04|Atmel Corporation|Apparatus and method for implementing an analog-to-digital converter in programmable logic devices|
    US7420498B2|2006-11-22|2008-09-02|Infineon Technologies Ag|Signal converter performing a role|
    US7768730B2|2007-04-30|2010-08-03|Broadcom Corporation|Base line control electronics architecture|
    US7602567B2|2007-06-28|2009-10-13|Lsi Corporation|Feed-forward DC restoration in a perpendicular magnetic read channel|
    CN101743593B|2007-12-14|2013-07-17|Lsi公司|使用伺服地址标记数据来控制飞行高度的系统和方法|
    KR101464023B1|2008-07-28|2014-11-20|에이저 시스템즈 엘엘시|가변 보상된 플라이 하이트 측정용 시스템들 및 방법들|
    US7872821B2|2009-04-28|2011-01-18|Lsi Corporation|Systems and methods for Nyquist tone harmonic measurements|US8482873B1|2008-02-18|2013-07-09|Western Digital Technologies, Inc.|Disk drive employing pulse width modulation of head control signal|
    JP5749434B2|2009-12-10|2015-07-15|エイチジーエスティーネザーランドビーブイ|ディスク・ドライブ|
    US8320069B1|2010-03-18|2012-11-27|Western Digital Technologies, Inc.|Disk drive detecting positive correlation in fly height measurements|
    US8077427B2|2010-04-12|2011-12-13|Lsi Corporation|Fly-height control using asynchronous sampling|
    US8169726B2|2010-07-19|2012-05-01|Lsi Corporation|Disk file preamplifier frequency-response and time delay compensation|
    US8325432B2|2010-08-05|2012-12-04|Lsi Corporation|Systems and methods for servo data based harmonics calculation|
    US8300338B1|2010-09-30|2012-10-30|Western Digital Technologies, Inc.|Disk drive correlating different fly height measurements to verify disk warpage|
    ES2746559T3|2011-01-28|2020-03-06|Nat Res Council Canada|Modificación genética de dominios de inmunoglobulina|
    US8565047B2|2011-04-28|2013-10-22|Lsi Corporation|Systems and methods for data write loopback based timing control|
    US8773811B2|2011-12-12|2014-07-08|Lsi Corporation|Systems and methods for zone servo timing gain recovery|
    US8731115B2|2012-03-08|2014-05-20|Lsi Corporation|Systems and methods for data processing including pre-equalizer noise suppression|
    US8625216B2|2012-06-07|2014-01-07|Lsi Corporation|Servo zone detector|
    US8681444B2|2012-06-07|2014-03-25|Lsi Corporation|Multi-zone servo processor|
    US8564897B1|2012-06-21|2013-10-22|Lsi Corporation|Systems and methods for enhanced sync mark detection|
    US8873190B1|2012-08-23|2014-10-28|Western Digital Technologies, Inc.|Disk drive generating fly height measurement from servo burst and adjusting by position error signal|
    US9019641B2|2012-12-13|2015-04-28|Lsi Corporation|Systems and methods for adaptive threshold pattern detection|
    US9053217B2|2013-02-17|2015-06-09|Lsi Corporation|Ratio-adjustable sync mark detection system|
    US9214959B2|2013-02-19|2015-12-15|Avago Technologies General IpPte. Ltd.|Systems and methods for skip layer data decoding|
    US9424876B2|2013-03-14|2016-08-23|Avago Technologies General IpPte. Ltd.|Systems and methods for sync mark mis-detection protection|
    US9274889B2|2013-05-29|2016-03-01|Avago Technologies General IpPte. Ltd.|Systems and methods for data processing using global iteration result reuse|
    US9275655B2|2013-06-11|2016-03-01|Avago Technologies General IpPte. Ltd.|Timing error detector with diversity loop detector decision feedback|
    US8959414B2|2013-06-13|2015-02-17|Lsi Corporation|Systems and methods for hybrid layer data decoding|
    US10152999B2|2013-07-03|2018-12-11|Avago Technologies International Sales Pte. Limited|Systems and methods for correlation based data alignment|
    US8917466B1|2013-07-17|2014-12-23|Lsi Corporation|Systems and methods for governing in-flight data sets in a data processing system|
    US8817404B1|2013-07-18|2014-08-26|Lsi Corporation|Systems and methods for data processing control|
    US9129650B2|2013-07-25|2015-09-08|Avago Technologies General IpPte. Ltd.|Array-reader based magnetic recording systems with frequency division multiplexing|
    US9196299B2|2013-08-23|2015-11-24|Avago Technologies General IpPte. Ltd.|Systems and methods for enhanced data encoding and decoding|
    US8908307B1|2013-08-23|2014-12-09|Lsi Corporation|Systems and methods for hard disk drive region based data encoding|
    US9129646B2|2013-09-07|2015-09-08|Avago Technologies General IpPte. Ltd.|Array-reader based magnetic recording systems with mixed synchronization|
    US9298720B2|2013-09-17|2016-03-29|Avago Technologies General IpPte. Ltd.|Systems and methods for fragmented data recovery|
    US9219503B2|2013-10-16|2015-12-22|Avago Technologies General IpPte. Ltd.|Systems and methods for multi-algorithm concatenation encoding and decoding|
    US9323625B2|2013-11-12|2016-04-26|Avago Technologies General IpPte. Ltd.|Systems and methods for lost synchronization data set reprocessing|
    US9323606B2|2013-11-21|2016-04-26|Avago Technologies General IpPte. Ltd.|Systems and methods for FAID follower decoding|
    RU2014104571A|2014-02-10|2015-08-20|ЭлЭсАй Корпорейшн|Системы и способы для эффективного с точки зрения площади кодирования данных|
    US9378765B2|2014-04-03|2016-06-28|Seagate Technology Llc|Systems and methods for differential message scaling in a decoding process|
    US9129632B1|2014-10-27|2015-09-08|Avago Technologies General IpPte. Ltd.|Loop pulse estimation-based fly height detector|
    US10732906B2|2015-02-26|2020-08-04|Seagate Technology Llc|Multi-device storage with consolidated channel and control circuitry|
    US9953673B2|2016-07-01|2018-04-24|Seagate Technology Llc|Head to media interface monitoring|
    法律状态:
    2011-08-25| A621| Written request for application examination|Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110824 |
    2012-01-30| A977| Report on retrieval|Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120130 |
    2012-02-07| A131| Notification of reasons for refusal|Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120206 |
    2012-05-03| A521| Written amendment|Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120502 |
    2012-05-28| TRDD| Decision of grant or rejection written|
    2012-06-05| A01| Written decision to grant a patent or to grant a registration (utility model)|Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120604 |
    2012-06-07| A01| Written decision to grant a patent or to grant a registration (utility model)|Free format text: JAPANESE INTERMEDIATE CODE: A01 |
    2012-07-12| A61| First payment of annual fees (during grant procedure)|Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120703 |
    2012-07-13| FPAY| Renewal fee payment (event date is renewal date of database)|Free format text: PAYMENT UNTIL: 20150713 Year of fee payment: 3 |
    2012-07-13| R150| Certificate of patent or registration of utility model|Ref document number: 5036877 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
    2015-06-05| S531| Written request for registration of change of domicile|Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
    2015-06-05| S111| Request for change of ownership or part of ownership|Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
    2015-06-17| R350| Written notification of registration of transfer|Free format text: JAPANESE INTERMEDIATE CODE: R350 |
    2015-07-14| R250| Receipt of annual fees|Free format text: JAPANESE INTERMEDIATE CODE: R250 |
    2016-07-12| R250| Receipt of annual fees|Free format text: JAPANESE INTERMEDIATE CODE: R250 |
    2017-07-11| R250| Receipt of annual fees|Free format text: JAPANESE INTERMEDIATE CODE: R250 |
    2018-07-10| R250| Receipt of annual fees|Free format text: JAPANESE INTERMEDIATE CODE: R250 |
    2019-01-21| S111| Request for change of ownership or part of ownership|Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
    2019-02-01| R360| Written notification for declining of transfer of rights|Free format text: JAPANESE INTERMEDIATE CODE: R360 |
    2019-02-21| R371| Transfer withdrawn|Free format text: JAPANESE INTERMEDIATE CODE: R371 |
    2019-02-21| R360| Written notification for declining of transfer of rights|Free format text: JAPANESE INTERMEDIATE CODE: R360 |
    2019-02-27| S111| Request for change of ownership or part of ownership|Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
    2019-03-07| R350| Written notification of registration of transfer|Free format text: JAPANESE INTERMEDIATE CODE: R350 |
    2019-07-13| LAPS| Cancellation because of no payment of annual fees|
    优先权:
    申请号 | 申请日 | 专利标题
    [返回顶部]